时序电路的时间参数

三大块

建立时间，保持时间，内部延迟时间

setup time, hold time, clk-to-out propagation delay

setup time

注意D的不定值和稳定值 示意画法

hold time

clk-to-out propagation delay

时钟最大频率上限与元器件时间性能的关系

例题

前例的注意点

对时间信号尽可能不要加逻辑门

时钟偏差↑

所有模块的最长周期决定了全局时钟周期

有点类似短板效应